A fully integral, differential, high-speed, low-power consumption CMOS recovery clock circuit
Circuito de recuperación de reloj CMOS completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia
DOI:
https://doi.org/10.15446/ing.investig.v27n3.14847Palabras clave:
clock recovery circuit, MCML logic, ring oscillator, PLL, VCO (en)circuito recuperador de reloj, lógica MCML, oscilador de anillo, PLL, VCO (es)
Descargas
The clock recovery circuit (CRC) plays a fundamental role in electronic information recovery systems (hard disks, DVD and CD read/writeable units) and baseband digital communication systems in recovering the clock signal contained in the received data. This signal is necessary for synchronising subsequent information processing. Nowadays, this task is difficult to achieve because of the data’s random nature and its high transfer rate. This paper presents the design of a high-performance integral CMOS technology clock recovery circuit (CRC) working at 1.2 Gbps and only consuming 17.4 mW using a 3.3V power supply. The circuit was fully differentially designed to obtain high performance. Circuit architecture was based on a conventional phase lock loop (PLL), current mode logic (MCML) and a novel two stage ring-based voltage controlled oscillator (VCO). The design used 0.35 µm CMOS AMS process parameters. Hspice simulation results proved the circuit’s high performance, achieving tracking in less than 300 ns.
En los sistemas electrónicos de recuperación de información (discos duros, unidades de lectura y escritura de DVD y CD, etc.), así como en las comunicaciones digitales en banda base, los circuitos de recuperación de reloj (CRC) juegan un papel fundamental, extrayendo la señal de reloj implícita en los datos recibidos, dicha señal es necesaria para sincronizar el procesamiento posterior de la información. En la actualidad esta tarea es difícil de lograr, no solo por la naturaleza aleatoria de los datos, sino por su alta velocidad de transferencia. En este artículo se presenta el diseño de un circuito de recuperación de reloj integrable en tecnología CMOS de alto desempeño, que opera a 1.2Gbps y consume únicamente 17.4mW de una fuente de 3.3V.
Las altas prestaciones se logran al realizar un diseño completamente diferencial, utilizando arquitectura PLL convencional, lógica en modo corriente, así como un novedoso oscilador controlado por voltaje (VCO) de anillo de solo dos etapas. El diseño fue realizado con parámetros de proceso CMOS AMS de 0.35µm. Los resultados de la simulación en Hspice comprueban el buen desempeño del circuito, logrando la adquisición en menos de 300ns.
Referencias
Bautista, P., Diseño de Osciladores Controlados por Voltaje de Anillo de Alto desempeño., Tesis presentada al Instituto Nacional de Astrofísica, Óptica y Electrónica (INAOE) para optar al grado de Maestro en Ciencias, Puebla, México, 2003.
Djahanshahi, H., Salama, C., Differential CMOS Circuits for 622-MHz/933-MHz Clock and data recovery Applications., IEEE J. Solid-state circuits, Vol. 35, No. 6, June, 2000, pp. 847-855. DOI: https://doi.org/10.1109/4.845188
Hajimiri, A., Limotyrakis, S., Lee, T. H., Jitter and Phase Noise in Ring Oscillators., IEEE J. Solid-State Circuits, Vol. 34, No. 6, June, 1999, pp. 790-804. DOI: https://doi.org/10.1109/4.766813
Heinrich Meyr, H., Ascheid, G., Synchronization in Digital Communications., Vol. 1, Ed. John Wiley & Sons, Inc., 1990/1997.
Hogge, Ch. R., A self Correcting Clock Recovery Circuit., IEEE Journal of Lightwave Technology, Vol. LT-3, December 1985, pp 1312-1314. DOI: https://doi.org/10.1109/JLT.1985.1074356
Maneatis, J., Horowitz, M., Precise delay generation using coupled oscillators., IEEE J. Solid-State Circuits, Vol. 28, No. 12, December, 1992, pp. 1273-1282. DOI: https://doi.org/10.1109/4.262000
Moon, Y. K., Yoon, K. S., A 3.3V CMOS PLL with a self-feedback VCO, IEICE Trans., Fundamentals, Vol E83-A, No.12, December, 2000, pp. 2623-2626.
Musicer, J., An analysis of MOS Current Mode Logic for low power and high performance digital logic, M.S. Thesis, University of California Berkeley, USA, 2000.
Razavi, B., A 2.5-Gb/s 15-mW Clock Recovery Circuit., IEEE J. Solid-state circuits, Vol. 31, No. 4, April, 1996, pp. 472-480. DOI: https://doi.org/10.1109/4.499722
Seema Butala Anand and Razavi, B., A CMOS clock recovery circuit for 2.5-Gb/s NRZ data, IEEE J. Solid-State Circuits, Vol. 36, No. 3, March, 2001, pp. 432-439. DOI: https://doi.org/10.1109/4.910482
Widmer, A. X., Franaszek, P.A., A DC-Balanced, Partitioned-Block, 8B/10B Transmission Code., IEEE J. Solid-state circuits, Vol. 31, No. 4, April, 1983, pp. 472-480. DOI: https://doi.org/10.1147/rd.275.0440
Wang, E., Harjani, R., Partial Positive Feedback for gain Enhancement of Low-Power CMOS OTAs., Analog Integrated Circuits and Signal Processing, 1995, pp 21-35. DOI: https://doi.org/10.1007/978-1-4615-2283-6_3
Wu, L., Black Jr., W. C., A Low Jitter 1.25GHz CMOS Analog PLL for Clock Recovery., Proceeding of IEEE International Symposium on Circuits and Systems, May 31-June 3, 1998, pp. MPA9-4.
Cómo citar
APA
ACM
ACS
ABNT
Chicago
Harvard
IEEE
MLA
Turabian
Vancouver
Descargar cita
Licencia
Derechos de autor 2007 Daniel Pacheco Bautista, Francisco Rubén Castillo Soria, Mónico Linares Aranda, Manuel Salim Maza
![Creative Commons License](http://i.creativecommons.org/l/by/4.0/88x31.png)
Esta obra está bajo una licencia internacional Creative Commons Atribución 4.0.
Los autores o titulares del derecho de autor de cada artículo confieren a la revista Ingeniería e Investigación de la Universidad Nacional de Colombia una autorización no exclusiva, limitada y gratuita sobre el artículo que una vez evaluado y aprobado se envía para su posterior publicación ajustándose a las siguientes características:
1. Se remite la versión corregida de acuerdo con las sugerencias de los evaluadores y se aclara que el artículo mencionado se trata de un documento inédito sobre el que se tienen los derechos que se autorizan y se asume total responsabilidad por el contenido de su obra ante la revista Ingeniería e Investigación, la Universidad Nacional de Colombia y ante terceros.
2. La autorización conferida a la revista estará vigente a partir de la fecha en que se incluye en el volumen y número respectivo de la revista Ingeniería e Investigación en el Sistema Open Journal Systems y en la página principal de la revista (https://revistas.unal.edu.co/index.php/ingeinv), así como en las diferentes bases e índices de datos en que se encuentra indexada la publicación.
3. Los autores autorizan a la revista Ingeniería e Investigación de la Universidad Nacional de Colombia para publicar el documento en el formato en que sea requerido (impreso, digital, electrónico o cualquier otro conocido o por conocer) y autorizan a la revista Ingeniería e Investigación para incluir la obra en los índices y buscadores que estimen necesarios para promover su difusión.
4. Los autores aceptan que la autorización se hace a título gratuito, por lo tanto renuncian a recibir emolumento alguno por la publicación, distribución, comunicación pública y cualquier otro uso que se haga en los términos de la presente autorización.